×

晶体管数量 功耗

不考虑芯片的体积、面积、功耗,单从计算能力来比较,能否用14纳米制程做出5纳米制程的相同算力的芯片?目前芯片上有上亿个晶体管,是否到达极限了

admin admin 发表于2022-08-05 15:10:58 浏览107 评论0

抢沙发发表评论

芯片的晶体管数量还会更多,从芯片架构上来说,2、设计因素:芯片架构芯片的架构直接决定了芯片运行性能效率,因为每一个芯片里的晶体管温度过高,这些不同的架构决定了芯片运算性能的方向,芯片中晶体管数量越多,芯片上的晶体管其实就是1个电流开关,ARM架构就会简单很多。

不考虑芯片的体积、面积、功耗,单从计算能力来比较,能否用14纳米制程做出5纳米制程的相同算力的芯片

按照题主意思,如果只考虑芯片算力的话,当然是能用14nm制程做出5nm制程相同算力的芯片的。只是,现实中我们必须考虑体积、面积、功耗、成本等等因素,否则无法满足生产生活需要。如果我们要想用落后几代的工艺制程达到一样的算力。我们就必须从影响算力的几个重要因素出发。

1、物理因素:晶体管数量和面积

众所周知,芯片之所以可以实现计算,主要是因为晶体管可以快速有效的实现电流的通断,以此来表达二进制的运算。二进制的运算属于基础知识,互联网上非常多资料,大家可以自行查阅。回到我们芯片上来。芯片上的晶体管其实就是1个电流开关。开表示二进制的1,关表示二进制0。芯片中晶体管数量越多,我们就可以从物理上实现更多的计算能力。

而5nm的制程工艺,可以在一块指甲盖大小的芯片上部署上百亿的晶体管,计算能力自然非常强悍。而14nm制程工艺,要想实现同样的性能,我们可以通过增加面积来达到相同的晶体管数量。当然,这里你需要理想的散热,和不计功耗和成本的投入。-晶体管数量

2、设计因素:芯片架构

芯片的架构直接决定了芯片运行性能效率。现在主流的架构有intel和AMD的X86架构,有ARM公司的ARM架构,有MIPS架构,开源的RISC-V架构。这些不同的架构决定了芯片运算性能的方向。

  • X86架构:属于复杂指令集的架构,复杂指令集的指令条数是所有架构中最多的。为了实现复杂指令集,芯片底层就会需要更大的缓存空间,芯片的运算单元也会变得更加复杂。
  • ARM架构:属于精简指令架构,它的诞生就是觉得X86架构指令太过复杂,将X86不常用的指令全部精简掉了,只保留使用频率非常高的指令。这样的架构,就使得芯片设计可以不用那么大的缓存空间,运算单元也不需要太复杂,只需要实现这些使用频率高的指令即可。其他不常用的指令经过转换后再用常用的指令来实现。属于,在芯片设计上,ARM架构就会简单很多。
  • MIPS架构:也是精简指令架构,它的诞生更偏向于网络设备、电子设备等专用领域。但从芯片设计上来说,都属于精简指令,和ARM差不多。
  • RISC-V架构:这个也是精简指令架构,它是一个开源的架构。这个在芯片设计来说也和ARM差不多。

除了上述CPU的架构,目前还有GPU的架构。在GPU领域主要有IMR、TBR及TBDR、三种主流架构。这里不去一一展开。我们知道GPU的架构都是偏向于图形矢量运算,色彩渲染等。所以,从芯片架构上来说,每个芯片架构不同,对某一个领域的运算能力就会完全不同。如果你用5nm ARM CPU来做台式机的CPU,而我用14nm的X86架构来做,性能上14nm未必会输多少。-功耗

3、环境因素:工作温度

芯片的工作温度对芯片的影响非常大。因为每一个芯片里的晶体管温度过高,会导致芯片里的阀值电压发生变化。本来芯片里的阀值电压就不高,如果降低太多。芯片计算就可能错误得把太低的电压当做了没有电压,也就是相当于1变成0了。这对于芯片来说是致命的,所以,每一个CPU都设置有温度墙,一旦到达这个温度墙,就会主动降低芯片的工作频率,来减少热量产生。-晶体管数量

4、强度因素:工作电压

芯片的工作电压越高,芯片的速度会越快。原理我们可以简单理解为,电压越高,电子通过各个晶体管的速度越快。和我们日常生活中的水压一个道理,水压越大,水流越快。但是电压越高,电子速度加快会导致发热加大很多,这个和工作温度又变的息息相关。所以,我们在市场上经常看到低电压版、标准电压版的同款CPU,性能相差不小。-功耗

5、效率因素:工作频率

芯片的工作频率直接决定了每一毫秒秒可以执行多少次指令,对我们的芯片性能影响是非常大的。频率越高,芯片的工作效率越高,当然发热也会更大。而这个工作频率直接取决于晶振电路。而晶振电路中的基础频率取决于晶片,而晶片的频率大小取决于晶片的厚度。当然,晶振电路还会对基础频率进行合成,为芯片提供所需的频率。现在,无论是Intel还是AMD,都能实现动态变频工作。-晶体管数量

总结

综上,上面任何一个因素改变,都可以改变芯片的运算性能。如果按照题主说的要求,只考虑算力。你完全可以从上面5个方面去着手,就可以让你落后的14nm工艺也能追平5nm工艺的芯片。

目前芯片上有上亿个晶体管,是否到达极限了

半导体芯片的晶体管数量目前还远远达不到极限,如今在7nm工艺下,一颗手机芯片可能就有数十亿的晶体管数量,未来到了5nm甚至3nm时代,芯片的晶体管数量还会更多,一颗指甲大小的芯片可能会容纳上百亿个晶体管。-功耗

从芯片电路设计方面来看,想要提升性能,在没有革命性技术突破前,就会增加晶体管个数,比如更多的CPU核心,更大的缓存容量,更多的通道设计等等,这些都要求晶体管数量成几何数量增长,毕竟不管是ARM架构还是X86架构,其架构本身已经非常成熟,想指望通过架构改进来大幅提升性能已经很难了,所以堆晶体管规模仍然是未来主流的做法。-晶体管数量

目前增加晶体管数量主要依靠两种方式,一个是提升工艺制程,比如7nm、5nm和3nm,尽管这几年半导体工艺有进步放缓的趋势,但是借助极紫外光刻等新技术,制程方面仍有发展空间,只要制程技术继续发展,那么晶体管数量增加就有充足的余地。-功耗

二是增加芯片面积,但是这是一把双刃剑,如果晶体管数量激增带来芯片面积增大的话,芯片成本和功耗也随之提升,如果消费者买不起厂商自然也不会去做,所以第二种方式目前不会被采取,即使有也只是把芯片面积控制在合理区间。-晶体管数量

CPU里都有几十亿个晶体管,万一坏掉几个还能用吗

在悟空问答上的318个问题,只写接地气的科技内容,欢迎关注。


CPU,目前人类能够制造的集成度最高的设备,单位按照纳米计数,坏掉几个如果就不能用的话,难免也太鸡肋了对吧?实际上如今芯片的制造技术已经相当成熟,有各种各样的方式来避免生产上的硬件错误以及出现错误之后的解决方案:-功耗

材料与制造的严谨

首先说生产设备,一旦涉及集成电路,无论是处理器、存储芯片、相机传感器,都需要使用到“光刻机”这个东西,技术有多先进呢?如今能够掌握光刻机技术的国家除了欧美日韩这些发达国家,只剩下中国(比航天、核能掌握的范围还要小)。世界上顶级的光刻机生厂商只有三家:欧洲的ASML、日本的尼康和佳能,很多人说尼康佳能是买相机赚钱的,一台光刻机价格可以到上亿美元,相机这种东西只是副业(手动狗头)。-晶体管数量

其次是生产原料,虽然说未来科技发展的核心材料是石墨烯,但是目前还是以多晶硅为主导,想要将多晶硅材料通过光刻机拼成具有规则逻辑的电路,那就需要确保原材料的纯度,目前人类能够造出来最纯的硅材料是12个9(99.9999999999%),过去我们使用在收音机、电视上的芯片,使用的多晶硅纯度至少是6个9,如今使用在手机、电脑这样的芯片中的硅材料,纯度是11个9。(对比起来所谓999纯金算什么......)-功耗

最后是生产环节,为了确保不出错误,首先对于样板的打磨(流片)就要3-5次,每次耗时2-3个月,举个例子就是电影《无双》里面,郭富城和周润发为了做出顶级的假币,光是刻板就花了很长的时间,不断修改,最终才能做出与真币一模一样的母版。其次还有工厂的密封,一粒灰尘都不能有,而且建筑周围不能有震动产生,如果修在公路旁边,一辆车开过去引起的细小震动,都可能使加工出的流片出现问题。-晶体管数量

错误之后的解决方案

即便大家想尽一切办法确保制造环节不出错误,但是并不可能做到百分之百的完美,始终还是会有问题出现,会留下瑕疵,比如说虽然硅原料的纯度很高,达到了11个9,也就是百亿个硅原子中会夹杂着1个其它原子,看起来应该根本不用担心了。但是,我们考虑极端情况,万一好死不死,整个母片上就是有那么几个其它原子分布在一个区域里面,那肯定就会出现问题了。出现问题,就需要想办法解决了。-功耗

如果是比较小的问题,比如说A组块其中的一部分出现问题失效了,那么控制器会记录下这部分的地址,以后不再给这部分通电,但是不会影响整个组块的使用,这种方案在存储芯片上使用较多,比如一个班有1个人得流感了,但是不可能整个班都不上课了是吧。-晶体管数量

如果是比较大的问题,比如说A组块中大部分晶体管都出现了异常问题,那么整个A组块都会被停用,比如一个班有一半人得了流感,那这个班不仅仅是听课,还要全体停课隔离观察。但是这样缺失的A组谁来替代呢?芯片设计上都会留有冗余结构,就是用来顶替这个问题的。-功耗


最最极端情况,霉到家了,影响到了整个核心的运作怎么办?那就最简单了,把这个核心关掉不就好了,嗯.......八核心处理器关掉两个不就是六核心处理器么;四核心关掉两个不就是双核心么?坦率的讲,你以为英特尔i7、i5、i3这种级别分类是怎么来的(开个玩笑,哈哈哈)-晶体管数量